

Soluzione della Prova Scritta di Complementi di Elettronica II

2 Febbraio 2009

- 1) Per il calcolo del *logical effort* del *gate* GC notiamo che il caso peggiore per il transitorio di salita corrisponde a $A=B=0$ e $C_i=0$. In questo caso il dimensionamento equivalente $S_{p,eq}$ del *pull-up* vale

$$\frac{1}{S_{p,eq}} = \frac{2}{S_p} + \frac{1}{2S_p} \Rightarrow S_{p,eq} = \frac{2}{5} S_p$$

Nel caso peggiore di discesa abbiamo semplicemente due transistori n -MOS in serie, quindi si ha $S_{n,eq}=S_n/2$. L'uguaglianza dei ritardi di caso peggiore per il *gate* GC richiede $\beta'_p S_{p,eq} = \beta'_n S_{n,eq}$, da cui si ottiene un rapporto S_p/S_n fra i dimensionamenti nei *gate* di tipo GC pari a $S_p/S_n = (5\varepsilon)/4 = 2.125$, con $\varepsilon = \beta'_n/\beta'_p = 1.7$. Per uguagliare il ritardo di caso peggiore del *gate* GC a quello di un invertitore di riferimento con dimensionamento S_{inv} nel *pull-down* dobbiamo avere $S_n = 2S_{inv}$, quindi la capacità agli ingressi A e B vale $C(A)=C(B)=2S_n[1 + (5\varepsilon)/4]C_{M1} = S_{inv}(4 + 5\varepsilon)C_{M1}$, dove si è tenuto conto del fatto che gli ingressi A e B pilotano due coppie di transistori. La capacità all'ingresso C_i è la metà della $C(A)$ perché C_i pilota una sola coppia di transistori. Per quanto riguarda la capacità parassita sul nodo di uscita, notiamo che nel *gate* GC due transistori di tipo n -MOS e due di tipo p -MOS sono connessi all'uscita stessa. Da quanto detto si ottiene:

$$g_{GC}(A) = g_{GC}(B) = 2g_{GC}(C_i) = \frac{4 + 5\varepsilon}{1 + \varepsilon} = 4.63 \quad P_{GC} = \frac{2S_n + 2S_p}{(1 + \varepsilon)S_{inv}} p_{inv} = \frac{4 + 5\varepsilon}{1 + \varepsilon} p_{inv} = 4.39$$

Per quanto riguarda il *gate* GS, la salita di caso peggiore avviene per $A=B=C_i=0$ e $\overline{C_O}=1$ ed in tal caso il dimensionamento equivalente si ottiene come

$$\frac{1}{S_{p,eq}} = \frac{3}{S_p} + \frac{1}{3S_p} \Rightarrow S_{p,eq} = \frac{3}{10} S_p$$

Nel caso peggiore di discesa abbiamo semplicemente tre transistori in serie e quindi $S_{n,eq}=S_n/3$. Uguagliando i ritardi di salita e discesa di caso peggiore otteniamo $S_p/S_n = (10\varepsilon)/9 = 1.89$. Per equalizzare il ritardo rispetto all'invertitore di riferimento dobbiamo avere $S_n = 3S_{inv}$, quindi la capacità agli ingressi A e B vale $C(A)=C(B)=C(C_i)=2S_n[1 + (10\varepsilon)/9]C_{M1} = S_{inv}[6 + (20\varepsilon)/3]C_{M1}$. La capacità all'ingresso $\overline{C_O}$ è la metà della $C(A)$. Nel *gate* GS due transistori di tipo n -MOS e due di tipo p -MOS sono connessi all'uscita, per cui otteniamo

$$g_{GS}(A) = g_{GS}(B) = \frac{6 + (20\varepsilon)/3}{1 + \varepsilon} = 6.42 \quad P_{GS} = \frac{2S_n + 2S_p}{(1 + \varepsilon)S_{inv}} p_{inv} = \frac{6 + (20\varepsilon)/3}{1 + \varepsilon} p_{inv} = 6.1$$

Noto $S_n=1$ per il *gate* CG0, la capacità di ingresso vale $C(A)=C(B)=C(C_i)=2S_n[1+(5\varepsilon)/4]C_{M1}=5.625fF$.

- 2) Per esprimere il ritardo notiamo che la capacità totale C_X al nodo X vale $C_X = C_{GS0}(\overline{C_O}) + C_{GC1}(C_i) + C_{GS1}(C_i)$, dove la C_{GS0} è la capacità nota al *gate* GC0 mentre le C_{GC1} e C_{GS1} sono le capacità incognite dei *gate* GC1 e GS1. La capacità al nodo di uscita vale $C_W + C_{GS1}(\overline{C_O})$ ed il ritardo adimensionale può quindi essere espresso come:

$$t_{ad} = g_{GC}(C_i) \frac{C_{GS0}(\overline{C_O}) + C_{GC1}(C_i) + C_{GS1}(C_i)}{C_{GC0}(C_i)} + P_{GC} + g_{GC}(C_i) \frac{C_W + C_{GS1}(\overline{C_O})}{C_{GC1}(C_i)} + P_{GC} \quad (1)$$

dove $C_{GC0}(C_i)=2.812fF$ è la capacità di ingresso del circuito. Evidentemente, per il ritardo del *bit* di riporto, le capacità $C_{GS1}(C_i)$ e $C_{GS1}(\overline{C_O})$ del *gate* GS1 sono solo capacità di carico, quindi per minimizzare il ritardo dobbiamo usare dimensionamento minimo per il *gate* GS1, cioè $S_n=1$ ed $S_p=(10\varepsilon)/9$, a cui corrisponde $C_{GS1}(C_i)=C_{GS1}(\overline{C_O})=2.6fF$. Siccome anche il *gate* GS0 ha dimensionamento minimo, si ha $C_{GS0}(\overline{C_O})=C_{GS1}(\overline{C_O})=2.6fF$. Note $C_{GS1}(C_i)$ e $C_{GS1}(\overline{C_O})$, il valore di t_{ad} può essere ottimizzato rispetto a $C_{GC1}(C_i)$ annullando la relativa derivata. Così facendo si ottiene:

$$C_{GC1}(C_i) = \sqrt{C_{GC0}(C_i) (C_W + C_{GS1}(\overline{C_O}))} = 10.3fF$$

Sostituendo nell'espressione del ritardo otteniamo $t_{ad} = 20.5$

3) Note le capacità di $GC1$ possiamo esprimere il *branching effort* al nodo X :

$$b_X = 1 + \frac{C_{GS0}(\overline{CO}) + C_{GS1}(C_i)}{C_{GC1}(C_i)} \simeq 1.50$$

Il *path effort* vale quindi $F=(g_{GC}(C_i))^2 b_X H \simeq 107.9$, con $H=[C_W + C_{GS1}(\overline{CO})]/C_{GC0}(C_i)=13.37$.
Lo *stage effort* ottimo risulta quindi $\hat{f}=\sqrt[3]{F}=10.38$ da cui si ottiene subito

$$C_{GC1}(C_i) = \frac{[C_W + C_{GS1}(\overline{CO})]}{\hat{f}} = 8.38 f F$$

Sostituendo in Eq.1 otteniamo $t_{ad}=30.82$.

I valori di ritardo ottenuti col metodo di minimizzazione esatto e con quello approssimato non coincidono. Il metodo esatto è quello usato al punto 2, che infatti fornisce un ritardo minore, quindi migliore. La differenza è tuttavia molto piccola, perché nel metodo approssimato, che è approssimato appunto perché assume un valore costante per il *branching effort*, abbiamo inserito il valore di b_X ottenuto col metodo esatto. L'ottimizzazione approssimata dà quindi in questo caso un risultato molto simile all'ottimizzazione esatta.